Schedule Of Tables - Xilinx ML40 Series User Manual

Schedule of Tables

Chapter 1: Introduction to the ML40x Embedded Processor Reference
System
Chapter 2: ML40x Embedded Processor Reference System
Table 2-1: IP Cores in the ML40x Embedded Processor Reference System. . . . . . . . . . . . 26
Table 2-2: Memory Maps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 2-3: GPIO Registers (Address 0x90000000-0x90000004) . . . . . . . . . . . . . . . . . . . . . . . 29
Table 2-4: Control Register 1 (Address 0x90000008). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 2-5: Control Register 2 (Address 0x9000000C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Table 2-6: Character LCD GPIO Registers (Address 0x90002000-0x90002004) . . . . . . . . . 32
Table 2-7: Differential Expansion Header GPIO Regs (Addr 0x90001000-0x90001004) . 32
Table 2-8: Single-Ended Expansion Header GPIO Regs (Addr 0x90001008-0x9000100C) 33
Chapter 3: EDK Tutorial and Demonstration
Table 3-1: Demonstration Software Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Chapter 4: Introduction to Hardware Reference IP
Table 4-1: Hardware Reference IP and Logic Utilization . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Chapter 5: Using IPIF to Build IP
Chapter 6: OPB AC97 Sound Controller
Table 6-1: Global Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 6-2: OPB Slave Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 6-3: External I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 6-4: Generics (Parameters) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 6-5: Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Chapter 7: OPB PS/2 Controller (Dual)
Table 7-1: OPB Slave Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 7-2: External I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 7-3: Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 7-4: Memory Map Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 7-5: OPB PS/2 Slave Device Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Chapter 8: PLB TFT LCD Controller
Table 8-1: Global Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
ML40x EDK Processor Reference Design
UG082 (v5.0) June 30, 2006
www.xilinx.com 9