System Ram; Flash - GE SBC330 3U VPX Hardware Reference Manual

Table of Contents

Advertisement

Publication No. SBC330-0HH/3
Table 5-2 VxWorks Default Memory Map
Internal 32-bit Core 0
DFFF FFFF
C000 0000
BFFF FFFF
8000 0000
7FFF FFFF
2000 0000
1FFF FFFF
1000 0000
0FFF FFFF
0000 0000

5.3.2 System RAM

The MPC8641D contains dual 64‐bit DDR2 memory controllers and has the ability 
to interleave accesses between the two controllers to further increase the available 
RAM bandwidth. The controllers have full ECC error‐correction support, with the 
ability to detect multi‐bit errors and correct single‐bit errors within a nibble.
The SBC330 normally ships with 2 GBytes of DDR2 SDRAM, split between the 
two memory controllers. The RAM configurations are defined below. GEIP 
currently uses Virtium SODIMM modules (Virtium VL492T2953B‐D5S = GEC‐
ASY000135‐000) as the default fit. Both Micron and STEC also supply ECC‐
SODIMMs.
The SBC330 heatsink cover allows access to the SODIMMs to allow upgrade/
change/repair in the field. However, customers do not have permission to change 
SODIMMs without prior consent of GEIP, as any part of the heatsink removal has 
consequences affecting the warranty. Build level 4/5 SODIMMs are conformally 
coated, and must be replaced with conformally coated SODIMMs to preserve the 
warranty. GEIP will endeavor to assist customers who wish to change memory 
modules.
CAUTION
Due to an erratum of the MC8641 rev 2.0 & rev 2.1 processor, there is a folding-back of memory
above 2 GBytes. This precludes memory sizes above 2 GBytes. It is possible to configure the DDR
memory as 2 GBytes on 1 controller or 2x 1 GByte on both controllers.
Table 5-3 DDR2 Memory Set-up
DDR2 RAM Per
Total RAM
Controller
1 GByte
512 MBytes
2 GBytes
1 GByte

5.3.3 Flash

The SBC330 supports up to 512 MByte of Spansion S29GL‐series NAND Flash 
memory. 256 MBytes, supported as 2 x s29GL01GP 1Gbit devices, is fitted as 
standard (contact GEIP for information on Flash size increases). The two Flash 
devices are configured as a single bank presenting a 32‐bit wide device to the local 
Internal 32- bit Core 1
DFFF FFFF
C000 0000
BFFF FFFF
8000 0000
7FFF FFFF
2000 0000
1FFF FFFF
1000 0000
0FFF FFFF
0000 0000
Banks/Controller
8
8
PCIe 2 memory
PCIe 1 memory
DDR
Not used
Device Size
Bus Speed (MHz)
64Mx16
200/266/300
128Mx16
200/266/300
Functional Description 27

Hide quick links:

Advertisement

Table of Contents
loading

Table of Contents