Motorola DSP56156 Manual page 4

Paragraph
Number
4.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
4.2 I/O PORT SET-UP AND PROGRAMMING . . . . . . . . . . . . . . . . . . . . . . 4-3
4.2.1 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
4.2.1.1 Bus Control Register (BCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
4.2.1.2 Port B and Port C registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
5.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
5.2 HOST INTERFACE PROGRAMMING MODEL . . . . . . . . . . . . . . . . . . . 5-5
5.3 HOST TRANSMIT DATA REGISTER (HTX) . . . . . . . . . . . . . . . . . . . . . 5-5
5.4 RECEIVE BYTE REGISTERS (RXH, RXL) . . . . . . . . . . . . . . . . . . . . . . 5-5
5.5 TRANSMIT BYTE REGISTERS (TXH, TXL) . . . . . . . . . . . . . . . . . . . . . 5-5
5.6 HOST RECEIVE DATA REGISTER (HRX) . . . . . . . . . . . . . . . . . . . . . . 5-6
5.7 COMMAND VECTOR REGISTER (CVR) . . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.1 CVR Host Vector (HV) Bits 0 through 4 . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.2 CVR Reserved bits - Bits 5 and 6 . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.3 CVR Host Command Bit (HC) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.8 HOST CONTROL REGISTER (HCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.8.1 HCR Host Receive Interrupt Enable (HRIE) Bit 0 . . . . . . . . . . . . . . 5-10
5.8.2 HCR Host Transmit Interrupt Enable (HTIE) Bit 1 . . . . . . . . . . . . . . 5-10
5.8.3 HCR Host Command Interrupt Enable (HCIE) Bit 2 . . . . . . . . . . . . . 5-10
5.8.4 HCR Host Flag 2 (HF2) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.8.5 HCR Host Flag 3 (HF3) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.8.6 HCR Reserved Control - Bits 5, 6 and 7 . . . . . . . . . . . . . . . . . . . . . 5-11
5.9 HOST STATUS REGISTER (HSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
5.9.1 HSR Host Receive Data Full (HRDF) Bit 0 . . . . . . . . . . . . . . . . . . . 5-11
5.9.2 HSR Host Transmit Data Empty (HTDE) Bit 1 . . . . . . . . . . . . . . . . . 5-11
5.9.3 HSR Host Command Pending (HCP) Bit 2 . . . . . . . . . . . . . . . . . . . 5-11
5.9.4 HSR Host Flag 0 (HF0) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.9.5 HSR Host Flag 1 (HF1) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
iv
Table of Contents (Continued)
Title
SECTION 4
I/O INTERFACE
SECTION 5
HOST INTERFACE
TABLE OF CONTENTS
Page
Number
MOTOROLA