Motorola DSP56156 Manual page 19

Table
Number
1-1 DSP56156 Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4
1-2 Status Register Interrupt Mask Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
1-3 External Interrupt Trigger Mode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
1-4 Interrupt Priority Level Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
1-5 Exception Priorities within an IPL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13
1-6 Interrupt Sources Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-15
1-7 Stack Pointer Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-24
1-8 Operating Mode Summary — PRAM Part . . . . . . . . . . . . . . . . . . . . . . . . . . 1-25
1-9 Operating Mode Summary — PROM Part . . . . . . . . . . . . . . . . . . . . . . . . . . 1-25
1-10 Actions of the Saturation Mode (SA=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-26
1-11 DSP56156 Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-32
2-1 Functional Group Pin Allocations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
3-1 Operating Mode Summary — Program RAM Part . . . . . . . . . . . . . . . . . . . . 3-5
3-2 Data Mapping for External Bus Bootstrap . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
3-3 Operating Mode Summary — Program ROM Part. . . . . . . . . . . . . . . . . . . . 3-11
5-1 Host Interface Interrupt Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5-2 HREQ Pin Definition - Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5-3 HREQ Pin Definition - DMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5-4 Host Mode (HM1, HM0) Bit Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5-5 INIT Execution Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
6-1 On-chip Codec Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4
6-2 Audio Level Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
6-3 Audio Level Control with DSP Filter Gain . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6-4 Decimation/Interpolation Ratio Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6-5 Microphone Gain Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
6-6 On-Chip Codec Programming Model Summary. . . . . . . . . . . . . . . . . . . . . . 6-11
6-7 A/D Section DC Gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-12
6-8 Example of a Four Biquad IIR Decimation and Compensation Filter. . . . . . 6-15
6-9 D/A Section DC Gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
6-10 Example of a Four Biquad IIR Interpolation and Compensation Filter . . . . . 6-28
MOTOROLA
LIST of TABLES
Title
1
2
3
4
5
6
LIST of TABLES
Page
Number
xix