Motorola DSP56309 User Manual page 11

6.6.7 Host Side Registers After Reset . . . . . . . . . . . . . . . . . . . 6-30
6.6.8 General-Purpose I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-30
6.7 SERVICING THE HOST INTERFACE . . . . . . . . . . . . . . . . 6-31
6.7.1 HI08 Host Processor Data Transfer . . . . . . . . . . . . . . . . 6-31
6.7.2 Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-31
6.7.3 Servicing Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-32
6.8 HI08 PROGRAMMING MODEL QUICK REFERENCE. . . . 6-34
SECTION 7
7.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2 ENHANCEMENTS TO THE ESSI . . . . . . . . . . . . . . . . . . . . . 7-3
7.3 ESSI DATA AND CONTROL SIGNALS . . . . . . . . . . . . . . . . 7-4
7.3.1 Serial Transmit Data (STD) Signal . . . . . . . . . . . . . . . . . . 7-4
7.3.2 Serial Receive Data Signal (SRD) . . . . . . . . . . . . . . . . . . 7-4
7.3.3 Serial Clock (SCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.3.4 Serial Control Signal (SC0) . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.3.5 Serial Control Signal (SC1) . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.3.6 Serial Control Signal (SC2) . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.4 ESSI PROGRAMMING MODEL . . . . . . . . . . . . . . . . . . . . . . 7-8
7.4.1 ESSI Control Register A (CRA). . . . . . . . . . . . . . . . . . . . 7-11
7.4.1.1 CRA Prescale Modulus Select PM[7:0] Bits 7Ð0 . . . . 7-11
7.4.1.2 CRA Reserved Bits 8Ð10 . . . . . . . . . . . . . . . . . . . . . . 7-11
7.4.1.3 CRA Prescaler Range (PSR) Bit 11 . . . . . . . . . . . . . . 7-11
7.4.1.4 CRA Frame Rate Divider Control DC[4:0] Bits 16Ð12 7-12
7.4.1.5 CRA Reserved Bit 17 . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.4.1.6 CRA Alignment Control (ALC) Bit 18 . . . . . . . . . . . . . 7-13
7.4.1.7 CRA Word-length Control (WL[2:0]) Bits 21Ð19 . . . . . 7-14
7.4.1.8 CRA Select SC1 (SSC1) Bit 22 . . . . . . . . . . . . . . . . . 7-14
7.4.1.9 CRA Reserved Bit 23 . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.4.2 ESSI Control Register B (CRB). . . . . . . . . . . . . . . . . . . . 7-15
7.4.2.1 CRB Serial Output Flags (OF0, OF1) Bits 0, 1. . . . . . 7-15
7.4.2.1.1
7.4.2.1.2
7.4.2.2 CRB Serial Control Direction 0 (SCD0) Bit 2 . . . . . . . 7-16
7.4.2.3 CRB Serial Control Direction 1 (SCD1) Bit 3 . . . . . . . 7-16
viii
ENHANCED SYNCHRONOUS SERIAL INTERFACE (ESSI)
7-1
CRB Serial Output Flag 0 (OF0) Bit 0 . . . . . . . . . . 7-15
CRB Serial Output Flag 1 (OF1) Bit 1 . . . . . . . . . . 7-16
DSP56309UM/D MOTOROLA