Table of Contents
Advertisement
Chapter 1: VC709 Evaluation Board Features
Table 1-4: DDR3 SODIMM Socket J1 Connections to the FPGA (Cont'd)
12
XCVX690T (U1) Pin
C18
D17
C19
B21
B17
A15
A21
F17
E17
D21
C21
D18
N14
N13
L14
M14
M12
N15
M11
L12
K14
K13
H13
J13
L16
L15
H14
J15
E15
E13
F15
E14
www.xilinx.com
Net Name
Pin Number
DDR3_A_A7
DDR3_A_A8
DDR3_A_A9
DDR3_A_A10
DDR3_A_A11
DDR3_A_A12
DDR3_A_A13
DDR3_A_A14
DDR3_A_A15
DDR3_A_BA0
DDR3_A_BA1
DDR3_A_BA2
DDR3_A_D0
DDR3_A_D1
DDR3_A_D2
DDR3_A_D3
DDR3_A_D4
DDR3_A_D5
DDR3_A_D6
DDR3_A_D7
DDR3_A_D8
DDR3_A_D9
DDR3_A_D10
DDR3_A_D11
DDR3_A_D12
DDR3_A_D13
DDR3_A_D14
DDR3_A_D15
DDR3_A_D16
DDR3_A_D17
DDR3_A_D18
DDR3_A_D19
SODIMM Memory J3
Pin Number
86
A7
89
A8
85
A9
107
A10/AP
84
A11
83
A12_BC_N
119
A13
80
A14
78
A15
109
BA0
108
BA1
79
BA2
5
DQ0
7
DQ1
15
DQ2
17
DQ3
4
DQ4
6
DQ5
16
DQ6
18
DQ7
21
DQ8
23
DQ9
33
DQ10
35
DQ11
22
DQ12
24
DQ13
34
DQ14
36
DQ15
39
DQ16
41
DQ17
51
DQ18
53
DQ19
VC709 Evaluation Board
UG887 (v1.2.1) March 11, 2014
Advertisement
Table of Contents
