Table of Contents
Advertisement
POL bit (Selection of serial clock logic for serial data)
Select the logic for shift clock input/output of the serial clock.
When "1" is set to the bit of POL and a master setup is selected, serial operation stops on the "H" level in the state
of a stop, if operation starts, the serial clock outputs and it stops on "H" level. When the POL bit is set to "0", the
logic will be reversed, that is, the operation will start from the "L" level.
Together with the output logic, this bit controls the serial counter operation edge by the serial clock input/output
and the serial input take-in edge. The timing operation by the POL bit is as shown below.
Selection of serial clock logic for serial data
(A) 2-wired master and slave and 3-wired slave modes (POL="1")
（ ）２
A
線式マスタ・スレーブ
、３
線式スレーブ設定時 POL="1"
シリアルクロック
Serial clock
シリアル出力
Serial output
シリアル出力
Serial output
カウンタ
counter
（
OTC0 3ビット
(OTC0 to 3 bit)
～
）
シリアル入力
Serial input
シリアル入力
Serial input
カウンタ
counter
（
ITC0 3ビット
(ITC0 to 3 bit)
～
）
(C) 3-wired master mode (POL="1")
（ ）３
C
線式マスター設定時 POL="1"
（
）
tsck/4
シリアルクロック
Serial clock
Serial output
シリアル出力
Serial output
シリアル出力
counter
カウンタ
(OTC0 to 3 bit)
（
OTC0 3ビット
～
）
シリアル入力
Serial input
シリアル入力
Serial input
counter
カウンタ
(ITC0 to 3 bit)
（
ITC0 3ビット
～
）
Note:
When the 3-wired master mode is selected, the serial output (serial output counter) changes in
timing shifted by tsck/4.
Note:
When the 2-wired master mode is selected, the serial clock is operated by the input of the SCK
pin clock. Therefore, the serial operation will not start if the SCK pin clock does not output
waveforms for some reason.
Set to POL = "0" when UART is selected.
Note:
Note:
This bit is reset to "0" after a system reset.
0: Positive logic output (SCK clock is outputted from the "L" level)
(POL bit)
1: Negative logic (SCK clock is outputted from the "H" level)
(A) 2-wired master and slave and 3-wired slave modes (POL="1")
（
）
（ ）２
B
Take in data input
データ入力の取り込み
（
(D) 3-wired master mode (POL="0")
（ ）３
D
tsck
tsck/4
（
75
線式マスタ・スレーブ
、３
線式スレーブ設定時 POL="0"
シリアルクロック
Serial clock
シリアル出力
Serial output
シリアル出力
Serial output
カウンタ
counter
OTC0 3ビット
(OTC0 to 3 bit)
～
）
シリアル入力
Serial input
シリアル入力
Serial input
カウンタ
counter
（
ITC0 3ビット
(ITC0 to 3 bit)
～
）
線式マスター設定時 POL="0"
（
）
tsck/4
シリアルクロック
Serial clock
Serial output
シリアル出力
Serial output
シリアル出力
counter
カウンタ
(OTC0 to 3 bit)
OTC0 3ビット
～
）
シリアル入力
Serial input
シリアル入力
Serial input
counter
カウンタ
(ITC0 to 3 bit)
（
ITC0 3ビット
～
）
TC9349AFG
（
）
データ入力の取り込み
Take in data input
tsck
tsck/4
2006-02-24
Advertisement
Table of Contents
