Sony WLL-RX50 Maintenance Manual page 42

IC
MBM29LV800TA-90PFTN (FUJITSU)
8 M ( 1048576 x 8/524288 x 16 ) -BIT FLASH MEMORY
—TOP VIEW—
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PIN PIN
I/O SIGNAL I/O
NO. NO.
1 I A15 13 —
2 I A14 14 —
3 I A13 15 O
4 I A12 16 I
5 I A11 17 I
6 I A10 18 I
7 I A9 19 I
8 I A8 20 I
9 — NC 21 I
10 — NC 22 I
WE
11 I 23 I
RESET
12 I 24 I
BY
RY/
15
BY
RY/
BUFFER
11
WE
47
BYTE
12
CONTROL
RESET
CIRCUIT
WRITE CIRCUIT
26
CE
28
OE
WRITE/ERASE
LOW POWER
1 - 8,
PULSE TIMER
DETECT CIRCUIT
16 - 25,
48
A0 - A18
45
A-1
5-4
INPUTS
48
A0 - A18, A-1 : ADDRESS
47
BYTE
: 8-BIT, 16-BIT MODE SELECT
46
CE
: CHIP ENABLE
45
OE
: OUTPUT ENABLE
44
RESET
: HARDWARE RESET
43
WE
: WRITE ENABLE
42
41
OUTPUTS
40
BY
RY/ : READY/BUSY
39
38
INPUTS/OUTPUTS
37
DQ0 - DQ15 : DATA
36
35
OTHER
34
NC : NO CONNECTION
33
32
31
30
29
28
27
26
25
PIN PIN
SIGNAL I/O SIGNAL I/O SIGNAL
NO. NO.
NC 25 I A0 37 — V
CE
NC 26 I 38 I/O DQ4
BY
RY/ 27 — GND 39 I/O DQ12
OE
A18 28 I 40 I/O DQ5
A17 29 I/O DQ0 41 I/O DQ13
A7 30 I/O DQ8 42 I/O DQ6
A6 31 I/O DQ1 43 I/O DQ14
A5 32 I/O DQ9 44 I/O DQ7
A4 33 I/O DQ2 45 I/O DQ15/A-1
A3 34 I/O DQ10 46 — GND
BYTE
A2 35 I/O DQ3 47 I
A1 36 I/O DQ11 48 I A16
DQ0 - DQ15
29 - 36,
38 - 45
INPUT/OUTPUT
ERASE CIRCUIT
BUFFER
CHIP ENABLE STB
DATA LATCH
OUTPUT ENABLE
CIRCUIT
Y DECODER Y GATE
STB
8,388,608
X DECODER
MATRIX
CC
CELL
WLL-RX50