Block Diagrams; Signal Input - Sony FPF55C17196UA Service Manual

3.2 Block Diagrams

3.2.1 Signal Diagrams
Y Y Y Y - - - - SUS SUS B. B. B. B. SUS SUS
Y-SUS
EVEN SW
Y-SCAN
EVEN SW
Y-SUS
ODD SW
Y-SCAN
ODD SW
POS /NEG
RESET SW
CN31
CN4
SIGNAL SIGNAL
SIGNAL SIGNAL
INPUT INPUT INPUT INPUT
CN1
LVDS
LVDS
CN2
I C
2
Isk
Analog Sw
Iak
Thermistors
OSC
10MHz
ABUS U1 ABUS U1． ． ． ． ABUS U1 ABUS U1 ABUS U2 ABUS U2
ABUS U2 ABUS U2
ADMU1 ADMU2 ADMU3 ADMU4 ADMU5 ADMU6 ADMU7 ADMU8 ADMU9 ADMU10 ADMU11
S S S S
D D D D
M M M M
S S S S
D D D D
M M M M
ADML1 ADML2 ADML3 ADML4 ADML5 ADML6 ADML7 ADML8
ABUS D1． ． ． ． ABUS D1
ABUS D1 ABUS D1 ABUSD2 ABUSD2 ABUSD2 ABUSD2
CND2-6
γ
comp.
.
V-SYNC cont
SCI.
Failure DET.
FLASH MEMORY
CNU3-7
ABUS U3 ABUS U3
ABUS U3 ABUS U3
ABUS D3 ABUS D3 ABUS D3 ABUS D3
CND3-8
CND3-9
SCAN CONTROLLER
DATA PROCESSOR ×2
RGB DITHER
SUB FIELD
.
GAIN /ERR DIF
PRC.
12.75MHz
MPU
12.75MHz
EEPROM
.
APC cont
D/A
I/O
-10-
CNU3-8
ABUS U4． ． ． ． ABUS U4 ABUS U4 ABUS U4
X X X X
B B B B
B B B B
X X X X
B B B B
B B B B
ADML9 ADML10 ADML11
ABUS D4 ABUS D4． ． ． ．
ABUS D4 ABUS D4
CND3-10
LOGIC B. B. B. B. LOGIC
LOGIC LOGIC
TIMMING ROM
25.5MHz
MEMORY
CONTROLLER
51MHz
FRAME
OSC
×4
MEMORY
Vrs
Vra
Vrw
Vrx
Vq
Vu
X X X X - - - - SUS SUS B. B. B. B. SUS SUS
X-SUS
EVEN SW
X-SCAN
EVEN SW
X-SUS
ODD SW
X-SCAN
ODD SW
POS
RESET SW
CN21
CN3
CN7
CN8
CN5
CN6