Table of Contents
Advertisement
RA4803SA
8.1.3. Register table (Bank2)
Address
Function
0
1/100 S
1
SEC
2
MIN
3
HOUR
4
WEEK
5
DAY
6
MONTH
7
YEAR
8
MIN Alarm
9
HOUR Alarm
WEEK Alarm
A
DAY Alarm
B
Timer Counter 0
C
Timer Counter 1
D
Extension Register
E
Flag Register
F
Control Register
1/100S Reg. is cleared to "00" by writing in the SEC Reg. or RESET bit and the ERST bit operation.
8.1.4. Register table (Bank3)
Address
Function
0
1/100 S CP
1
SEC CP
−
2
−
3
−
4
−
5
−
6
−
7
−
8
−
9
−
A
−
B
C
OSC Offset
−
D
−
E
F
Event Control
When an initial power on, frequency offset is ±0 selected by "0000".
bit 7
bit 6
bit 5
bit 4
80
40
20
10
40
20
10
40
20
10
20
10
6
5
4
20
10
10
80
40
20
10
AE
40
20
10
•
AE
20
10
6
5
4
AE
•
20
10
128
64
32
16
•
•
•
•
TEST WADA USEL
TE
UF
TF
CSEL1 CSEL0
UIE
TIE
bit 7
bit 6
bit 5
bit 4
80
40
20
10
40
20
10
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
ECP
EHL
ET1
ET0
Page - 7
bit 3
bit 2
bit 1
bit 0
8
4
2
1
8
4
2
1
8
4
2
1
8
4
2
1
3
2
1
0
8
4
2
1
8
4
2
1
8
4
2
1
8
4
2
1
8
4
2
1
3
2
1
0
8
4
2
1
8
4
2
1
2048
1024
512
256
FSEL1 FSEL0 TSEL1 TSEL0
AF
EVF
VLF
VDET
AIE
EIE
RESET
bit 3
bit 2
bit 1
bit 0
8
4
2
1
8
4
2
1
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
OFS3 OFS2 OFS1 OFS0
−
−
−
−
−
−
−
−
ERST
Read
Write
P
I
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
Read
Write
P
I
P
I
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
P
P
−
−
−
−
P
P
ETM38E-03
Advertisement
Table of Contents
